chips e hardware de computaçãoConfirmado.Microsoft detalha como está usando seu próprio silício personalizado Azure Cobalt 200 para acelerar as cargas de trabalho da Electronic Design Automation (EDA), mostrando um design de chip mais rápido na nuvem.
Fonte da imagem: MicrosoftEm 5 de novembro de 2026, Microsoft anunciou que está acelerando as cargas de trabalho da Electronic Design Automation (EDA) utilizando máquinas virtuais Azure Cobalt 200 (VMs).
Testes internos conduzidos por Microsoft demonstraram ganhos significativos de desempenho para cargas de trabalho EDA rodando em Cobalt 200 em comparação com Cobalt 100. Esses ganhos específicos da carga de trabalho variaram de 38% maior rendimento a um aumento de 4,15x no desempenho.
Especificamente, uma carga de trabalho Calibre, uma ferramenta comum EDA, mostrou aproximadamente 23% menos tempo de execução em Azure Cobalt 200. A avaliação das ferramentas EDA incluía ofertas de grandes fornecedores industriais, como Cadence, Synopsys e Siemens.
Azure Cobalt 200 é projetado para cargas de trabalho de IA de escala, nativas na nuvem e baseadas em Linux. Os principais avanços arquitetônicos em Cobalt 200 incluem criptografia de memória, aceleração incorporada para compressão e criptografia, e maior rendimento projetado para serviços de nuvem intensivos em dados.
As cargas de trabalho da Electronic Design Automation (EDA) são fundamentais para o desenvolvimento moderno de semicondutores, englobando um conjunto complexo de tarefas desde a exploração arquitetônica inicial e design lógico até a implementação física, verificação e assinatura. Estes processos são caracterizados por suas demandas computacionais extremas, muitas vezes exigindo centenas de milhares de núcleos de CPU e terabytes de memória para tarefas como simulações de chip completo, verificação formal, e verificação de regras de projeto físico. A natureza iterativa do projeto de chips significa que os engenheiros frequentemente executam inúmeras simulações e verificações, cada uma gerando vastos conjuntos de dados e exigindo alto rendimento para processamento e armazenamento de dados. Historicamente, gerenciar essas cargas de trabalho tem exigido investimentos significativos em infraestrutura no local, levando a desafios como gastos de capital, subutilização de recursos durante tempos fora do pico, e gargalos quando a demanda máxima por recursos de computação excede a capacidade disponível. A capacidade de dimensionar recursos de forma dinâmica e eficiente é um desafio persistente na indústria de semicondutores.
Microsoft's Azure Cobalt 200 máquinas virtuais (VMs) são projetadas para cargas de trabalho baseadas em escala, nuvem e Linux, apresentando características arquitetônicas que atendem diretamente os desafios inerentes da EDA. O projeto "scale-out" (inferência) é particularmente crítico para fluxos modernos de EDA, que cada vez mais dependem em distribuir tarefas altamente paralelizáveis em numerosos nós de computação. Exemplos incluem executar extensas suítes de testes de regressão para verificação funcional, executar simulações de Monte Carlo para design analógico, ou realizar verificações físicas distribuídas. A fundação "Linux-based" (inferência) é um requisito fundamental de compatibilidade, já que a grande maioria das cadeias de ferramentas EDA comerciais de fornecedores como Cadence, Synopsys e Siemens são desenvolvidas e otimizadas para ambientes Linux. Além disso, a confirmação de "maior produtividade para serviços de nuvem intensiva de dados" (fato) é diretamente benéfica para EDA, que envolve o processamento constante e movimento de arquivos de design maciços, bibliotecas de propriedade intelectual (IP) e resultados volumosos de simulação e verificação. Este alto rendimento pode mitigar gargalos de E/S que muitas vezes assolam implantações de EDA em larga escala.
A inclusão de "criptografia de memória" (fato) e "aceleração incorporada para compressão e criptografia" (fato) em Cobalt 200 aborda diretamente segurança crítica e integridade de dados diz respeito à proteção de propriedade intelectual (IP) em design de chips. Dados de EDA, que incluem esquemas de design proprietário, modelos de verificação e fabricação de dados, representam alguns dos mais sensíveis e valiosos IP em qualquer empresa de tecnologia. A criptografia de memória ajuda a proteger os dados em repouso e em uso no ambiente VM, protegendo-se contra acesso não autorizado a informações confidenciais durante o processamento. Simultaneamente, a compressão acelerada e a criptografia podem proteger dados em trânsito entre nós de computação e armazenamento, e reduzir a pegada de armazenamento para grandes bancos de dados de design, que podem ser gigabytes ou terabytes de tamanho. Esta abordagem de segurança integrada é particularmente relevante para a adoção de EDA baseada em nuvem, onde mecanismos robustos de proteção de dados são uma consideração primária para equipes de engenharia migrando cargas de trabalho sensíveis (inferência).
Os ganhos de desempenho confirmados demonstrados por Azure Cobalt 200 - variando de 38% maior rendimento para uma melhoria de 4,15x sobre Cobalt 100, e uma redução específica de 23% no tempo de execução para uma carga de trabalho Calibre (fatos) - traduzir diretamente em consequências práticas tangíveis de engenharia para o desenvolvimento de chips. Para equipes de design, essas melhorias significam ciclos de iteração significativamente mais rápidos, permitindo que engenheiros executem mais experimentos de design, realizem uma verificação mais completa, ou identifiquem e resolvam problemas mais rapidamente. Esta aceleração pode levar a uma redução substancial no tempo total do ciclo de projeto, que é um fator crítico no mercado de semicondutores altamente competitivo. Um ciclo de design mais rápido pode permitir um rápido tempo de comercialização para novos produtos de hardware, proporcionando uma vantagem competitiva. A capacidade de completar tarefas complexas de verificação ou simulação em menos tempo também permite que os engenheiros explorem uma gama mais ampla de opções de design ou alcancem uma maior cobertura de verificação dentro das linhas do tempo de projeto existentes, potencialmente levando a projetos de silício mais robustos e otimizados.
Este desenvolvimento significa um avanço substancial para o design de chips verdadeiramente nativos da nuvem (inferência). Ao demonstrar a capacidade de executar eficientemente cargas de trabalho exigentes de EDA em seu silício de nuvem personalizado, Microsoft mostra um caminho viável para as empresas de semicondutores para alavancar a elasticidade e acesso sob demanda a recursos de computação de alto desempenho oferecidos pela nuvem, sem o gasto significativo de capital e despesas operacionais associadas ao gerenciamento de grandes clusters de hardware no local. Esta mudança permite que as equipes de design escalem dinamicamente sua infraestrutura de computação para atender às demandas de pico, em seguida, diminuir durante períodos mais silenciosos, otimizando a utilização de recursos e potencialmente reduzindo os custos operacionais. Além disso, a decisão estratégica da Microsoft de usar seu próprio Azure Cobalt 200 para projetar outro silício Azure (fato) exemplifica uma poderosa estratégia verticalmente integrada. Essa abordagem permite que Microsoft otimize todo seu hardware e pilha de software especificamente para suas necessidades internas de engenharia, criando um processo de desenvolvimento e validação de circuito fechado. Essa alimentação interna não só valida as capacidades da plataforma, mas também fornece feedback direto para melhoria contínua, potencialmente beneficiando futuros clientes externos (inferência).
Explore a documentação oficial relacionada a esta notícia.